带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
30
SSOP28/19+
进口原装现货
914
28SSOP/-
原装现货，量大可议
12000
SSOP28/20+
一律进口原装，假一罚十，实单请详询
SN65LV1224BDBR
2865
SSOP/1608+
特价特价全新原装现货
SN65LV1224BDBR
2000
SSOP28/17+
原装柜台现货经销可开17点增值税票
SN65LV1224BDBR
16000
SSOP28/22+
易烁科技，优势订货中，可含税出
SN65LV1224BDBR
4102
SSOP28/2022+
原装现货 样品免费送 欢迎询问
SN65LV1224BDBR
80000
SSOP28/23+
原装现货
SN65LV1224BDBR
7890
SSOP28/22+
TI现货直销 只做原装
SN65LV1224BDBR
914
28SSOP/-
7.16 起/原装现货/量大可议
SN65LV1224BDBR
2000
SSOP28/1601+5
原装现货，假一赔十
SN65LV1224BDBR
70000
SSOP28_208MIL/-
原装 免费送样 一站式元器件采购商城
SN65LV1224BDB
9
28SSOP/-
6AHDFRK(9)盒有标
SN65LV1224BDBR
50000
SSOP28/2025+
只做原装 特价清仓 一手货源 代理渠道 胡经理
SN65LV1224BDBR
200000
-/15
进口原装
SN65LV1224BDBR
4
SSOP28/14+
原装现货 力挺实单
SN65LV1224BDBR
83
SSOP28/1714+PB
原装现货自己库存可看货
SN65LV1224BDBR
2000
SSOP28/14+
全新原装现货可开17%增票
SN65LV1224BDBR
8000
/22+
主营TI，假一罚十
SN65LV1224
30 MHZ TO 66MHZ 10:1 LVDS SERIALIZER...
TI
SN65LV1224PDF下载
SN65LV1224
Low Speed LVDS Serdes
SN65LV1224PDF下载
SN65LV1224A
10-MHz TO 66-MHz, 10:1 LVDS SERIALIZ...
TI
SN65LV1224APDF下载
SN65LV1224A
Low Speed LVDS Serdes
SN65LV1224APDF下载
SN65LV1224B
1:10 LVDS 串行器/解串器接收器 100 - ...
TI
SN65LV1224BPDF下载
SN65LV1224DB
30 MHZ TO 66MHZ 10:1 LVDS SERIALIZER...
TI
SN65LV1224DBPDF下载
SN65LV1224ADB
10-MHz TO 66-MHz, 10:1 LVDS SERIALIZ...
TI
SN65LV1224ADBPDF下载
SN65LV1224ADB
10-MHz TO 66-MHz, 10:1 LVDS SERIALIZ...
TI [Texas Instruments]
SN65LV1224ADBPDF下载
SN65LV1224BDB
10-MHz To 66-MHz, 10:1 LVDS SERIALIZ...
TI
SN65LV1224BDBPDF下载
SN65LV1224BDB
660Mbps Deserializer 1 Input 10 Outp...
SN65LV1224BDBPDF下载
usb接口，基于fpga的协议数据转换以及lvds接口等部分组成，其系统设计框图如图1所示。该系统设计的usb接口使用高速usb物理层收发器usb3300将usb协议的差分信号转换成8位的并行信号后，再与fpga交互数据，从而避免fpga直接与usb协议的物理层交互数据，简化fpga可编程门阵列编程。基于同样思想，系统lvds接口部分采用sn65lv1023与sn62lv1224，将低压差分信号转换成 10位的并行信号再与fpga进行数据交互。通过专用转换器usb3300，sn65lv1023，sn65lv1224使得fpga只与并行信号和相应的控制信号连接，而不与usb协议和lvds协议的复杂物理层信号交互，从而较为简单地实现协议数据转换的软件编程。 系统设计使用两片usb3300，其中usb3300 a与主机pc的usb接口相连，将主机传输的usb协议数据转换后，通过与fpga的数据交互以及fpga的协议数据转换，转换成10位并行信号，输出给 sn65lv1023，最后以lvds协议的低压差分信号输出，实现usb接口到lvds接口的转换。而sn65lv1224与主机的lvds接口连接，将lv
高输入有效数据位；引脚2~13（db12~db1）：数据输入端；引脚14（db0）：最低输入有效。 4 并串/串并模块 低压差分信号是由ansi/tia/eia-644-1995定义的用于高速数据传输的物理层接口标准（lvds）。它具有超高速（速率可达1.4gb/s）、超低功耗和低电磁辐射等特性，因而是在铜介质上实现千兆位速率通信的优选方案。而总线形低压差分信号lvds是lvds技术在多点通信领域的扩展，它要求有更大的驱动电流（10ma）和更好的阻抗匹配设计。 sn65lv1023和sn65lv1224是ti公司推出的10位总线型低压差分信号的应用芯片组。其中sn65lv1023是可将10位并行cmos或ttl数据转换为具有内嵌时钟的高速串行差分数据流的串化器；而sn65lv1224则是接收该差分数据流并将它们转换为并行数据的解串器，它同时又可以重建并行时钟。采用该器件组进行数据串化时采用的是内嵌时钟，这样可有效地解决由于时钟与数据的不严格同步而制约高速传输的瓶颈问题。此处的硬件电路设计如图4所示。 图4 并串转化硬件示意图 系统软件设计 系统软件主要是对系统控制核心的fpga的编程。
产品型号:SN65LV1224ADB
并行输出数:10
并行输入数:－
数据吞吐量(Mbps):660
串行数据接收通道:1
串行数据发送通道:－
线路类型:LVDS
驱动(RL)(Ω):27
工作电压(V):3.300
接收tpd(ns):－
工作电流ICC(mA):95
PL...
联系人：
联系方式：
